Migliorare la curvatura dei vassoi JEDEC per superare gli standard internazionali

Nell'immagazzinamento e nel trasporto transfrontaliero di componenti semiconduttori, la piattezza dei vassoi JEDEC (vassoi standard JEDEC) determina direttamente la sicurezza dell'immagazzinamento e del trasporto dei chip.Come vettore critico che collega la produzione di chip e le applicazioni di utilizzo finale, la deformazione della deformazione può portare a spostamento del chip, collisioni o addirittura danni, causando perdite incalcolabili ai clienti.

Secondo lo standard di progettazione Jedec-Tray-DGuide4-10D, il controllo della curvatura per i vassoi JEDEC con dimensioni standard (322.6 135.9 12.19 mm e 322.6 135.9 7.62 mm) dovrebbe generalmente essere inferiore a 0,8 mm.Le imprese manifatturiere utilizzano in genere questa norma come riferimento per la produzioneÈ ampiamente riconosciuto che la curvatura più piccola del vassoio riduce la probabilità che i chip e i moduli escano dalle loro cavità/tasche, facilitando così uno stoccaggio e un trasporto più sicuri.Sostenere gli standard di qualità del settore, Hiner-Pack ha lanciato un progetto dedicato di ottimizzazione della warpage del vassoio JEDEC, spingendo le prestazioni del prodotto a nuove altezze attraverso scoperte tecnologiche multidimensionali.

Affrontare le sfide: definire norme e punti critici

All'inizio del progetto, abbiamo fissato obiettivi di ottimizzazione basati su rigorosi standard del settore.la curvatura dei vassoi JEDEC deve essere controllata entro 0.8 mm dopo cottura continua a 150°C. I vassoi per pezzi o componenti più piccoli richiedono una precisione e una piattezza ancora maggiori.Abbiamo identificato tre punti critici che contribuiscono alla guerra.: deformazione termica causata da coefficienti di espansione termica (CTE) non corrispondenti nei materiali, distribuzione delle sollecitazioni irregolare durante lo stampaggio e insufficiente simmetria strutturale.Questi problemi si aggravano durante i cicli di temperatura nell'immagazzinamento ad alta temperatura e nel trasporto a lunga distanza, che pone ostacoli critici al controllo della qualità.

Svantaggi multidimensionali: ottimizzazione della catena completa dalla progettazione alla produzione

1Progettazione strutturale: attenuazione dello stress attraverso la simmetria

Attingendo ispirazione dai principi di progettazione dei substrati IC ad alta densità, abbiamo applicato il "principio di simmetria" in tutto il processo di progettazione del vassoio.La distribuzione della matrice di scanalatura è stata ri-ottimizzata per garantire spessori uniformi dello strato di rame e della resina attraverso il vassoioInoltre, sono state aggiunte "isole di equilibrio" alle aree non funzionali, mantenendo un rapporto di superficie del 40%-60% tra strati con deviazioni degli strati adiacenti non superiori al 10%.Utilizzo di strumenti di analisi degli elementi finiti (FEA), abbiamo stabilito modelli di comportamento termomeccanici per prevedere con precisione le tendenze di deformazione a temperature variabili durante la fase di progettazione,abilitare l'ottimizzazione proattiva dei parametri per contrastare i potenziali rischi di distorsione.

2Controllo dei processi di produzione: controllo di precisione e monitoraggio in tempo reale

Nella produzione, abbiamo introdotto un processo di "hardenazione per fasi", rilasciando gradualmente le sollecitazioni interne durante lo stampaggio attraverso il controllo della temperatura graduato, sostituendo i tradizionali metodi di indurimento una tantum.Le apparecchiature di stampa a strati sono state aggiornate con una tecnologia di distribuzione della pressione uniforme per controllare con precisione gli intervalli di pressione e temperaturaPer ottenere una chiusura di qualità, abbiamo implementato un sistema di misurazione di triangolazione laser senza contatto per il monitoraggio in tempo reale dei dati di curvatura in ogni lotto,formare un meccanismo di feedback per l'ottimizzazione del processo di produzione attraverso l'analisi dell'IA.

Raggiungere i risultati: miglioramento della qualità e aumento del valore del cliente

Attraverso l'ottimizzazione iterativa continua, la curvatura dei nostri vassoi JEDEC è stata controllata stabilmente al di sotto di 0,3 mm, superando significativamente il limite standard del settore di 0,8 mm.Questa scoperta non solo ha ridotto i tassi di difetti del prodotto del 92% ma ha anche soddisfatto i requisiti di imballaggio di alta precisione per i chip di dimensioni reali che vanno da 33 mm a 22 mm. We will continue to explore the application of cutting-edge materials such as graphene-reinforced substrates and develop embedded active compensation structures to safeguard the quality and safety of the semiconductor supply chain with even greater precision.